A design methodology and various performance and fabrication metrics evaluation of 3D Network-on-Chip with multiplexed Through-Silicon Vias

A design methodology and various performance and fabrication metrics evaluation of 3D Network-on-Chip with multiplexed Through-Silicon Vias

ملخص البحث
NULL
مؤلف البحث
Said, Mostafa; Shalaby, Ahmed; Mehdipour, Farhad; Biglari-Abhari, Morteza; El-Sayed, Mohamed
قسم البحث
الهندسة الكهربائية
مجلة البحث
Microprocessors and Microsystems
مؤلف البحث
Mostafa Said Sayed Abdelrehim
صفحات البحث
p 26-46
الناشر
NULL
تصنيف البحث
1
عدد البحث
v 43
موقع البحث
NULL
سنة البحث
2016